联系我们

联系人:戴先生

点击查看联系方式

技术文章

在低功耗进入和退出期间的PCIe边带信号活动

点击次数:168 发布时间:2025/8/11 15:43:20
商家名片
戴**
联系我时,请说明是阿仪网看到的,谢谢!
  • 电话: 13******093
  • 手机: 13******093
  • 微信:
  • 交换名片后展示联系方式 → →

在移动设备、服务器、游戏系统和网络存储等现代应用中,对增加存储容量的需求不断增长。为了满足这一需求,其中许多设备正在过渡到使用PCIe上的NVMe协议的固态硬盘 (SSD)。虽然PCIe传统上被认为是一种高耗电的接口,但 PCI-SIG(PCI特别兴趣小组)一直在不断发展PCIe规范,以提高性能,同时降低功耗,特别是支持新兴的功耗敏感型应用。

对于电池供电的设备,在不完全关闭设备的情况下实现快速唤醒时间和更长的电池寿命至关重要。此外,当PCIe接口空闲时,它必须消耗最少的功率,并且能够无缝地返回到活动状态,而不会降低用户体验。
为了满足这些要求,PCI-SIG引入了L1子状态(L1.1和L1.2)作为PCIe电源管理架构的一部分。这些子状态利用现有的CLKREQ#信号,该信号经过扩展以支持用于功率控制的额外信号。这允许PCIe收发器在不活动期间关闭其高速电路,并在需要时使用CLKREQ#唤醒它们。

借助L1子状态,功耗可以显著降低——从活动L0状态下的大约400-500 mW降低到L1.2状态下的仅2-3 mW,从而在保持响应能力的同时实现显著的节能。

PCIe低功耗2.jpg

为了确保不同根complex和end点之间的互作性,需要保持到CLKREQ和REFCLK之间的timing。PCI-SIG建议的时序值为

PCIe低功耗3.jpg

上电CLKREQ#时序

象征

参数

最小值

麦克斯

单位

注意

TCRHoff

CLKREQ#取消置低高电平到时钟停放

0


夜行者


TCRLon

CLKREQ#断言低电平至时钟有效


400

夜行者

请参阅注释

注意:当设备支持并启用LTR时,允许T CRLon超过此值。延迟容差报告 (LTR) 机制允许设备通知主机 (Root Complex) 在必须处理其请求(例如中断或内存访问)之前,它可以容忍延迟多长时间。这有助于主机协调电源管理并有效地安排跨多个设备的服务,而不会影响性能。LTR信息在PCIe链路启动阶段交换,作为配置和训练序列的一部分,使主机能够在满足设备延迟要求的同时,在进入低功耗状态时做出明智的决策。

深圳市欧奥电子科技有限公司专业提供PCIe低功耗边带信号分析仪,帮助您捕获和分析电源转换期间的关键信号行为。如需进一步了解资讯,欢迎联系深圳市欧奥电子科技有限公司sunny.


原创作者:深圳市欧奥电子科技有限公司

相关产品

  • 友情链接
  • 热词推荐
在线咨询5分钟应答

提交